NVIDIA ouvre ses racks IA aux puces de d-Matrix

Quand une IA te répond, ce moment précis s'appelle l'inférence : le modèle calcule sa réponse, mot après mot. C'est le chantier le plus gourmand de la filière, et il tourne presque entièrement sur des GPU NVIDIA. Ce jeudi 10 septembre, le fabricant de puces d-Matrix a annoncé un partenariat qui pourrait redistribuer les cartes : ses futures puces Raptor, conçues uniquement pour l'inférence, s'intégreront directement dans les racks de serveurs NVIDIA.

La clé de cette alliance s'appelle NVLink Fusion, un programme lancé par NVIDIA qui permet aux puces d'autres fabricants de se brancher sur son écosystème, du câblage interne au refroidissement. Le premier déploiement concret est attendu au quatrième trimestre 2027.

Ce qui vient d'être signé

Concrètement, les XPU de d-Matrix (des puces dessinées sur mesure pour l'IA, un peu comme des GPU spécialisés) viendront se loger dans les racks MGX, l'architecture de serveurs standard de NVIDIA. Elles y côtoieront les processeurs Vera, les commutateurs NVLink, les cartes réseau ConnectX-9 et BlueField-4, le tout relié par le réseau Ethernet Spectrum-X.

La société ne part pas seule : Astera Labs, spécialiste de l'interconnexion, apporte les solutions de connectivité sur mesure. Et le club NVLink Fusion compte déjà de gros noms, d'AWS à Intel en passant par MediaTek, Samsung, Fujitsu ou Marvell. d-Matrix rejoint une liste de partenaires qui partagent le même constat : la demande d'inférence explose, et les GPU seuls ne suffisent plus à la servir à un coût raisonnable.

Les deux dirigeants y vont de leur citation. Sid Sheth, cofondateur et patron de d-Matrix, parle d'un « moment décisif » : ses clients pourront déployer les puces d'inférence aux côtés de la plateforme NVIDIA. Jensen Huang, PDG de NVIDIA, souligne que NVLink Fusion élargit le choix d'accélérateurs pour les « usines à IA » de ses clients.

Pourquoi miser sur des puces spécialisées dans la réponse

Raptor succède à Corsair, la puce d'inférence que d-Matrix produit déjà. Sa particularité tient dans un emballage à deux étages : une puce de mémoire DRAM empilée directement sur une puce de calcul SRAM. Cette approche 3D, présentée à la conférence Hot Chips 2026, vise à raccourcir le chemin des données, donc la latence, ce temps d'attente avant que l'IA ne réponde.

L'usage visé s'appelle l'inférence désagrégée : on répartit le travail entre plusieurs types de puces. Pour un assistant de code, le GPU se charge de la compréhension de ta demande, gourmande en calcul, tandis que la puce d-Matrix enchaîne la génération mot à mot, gourmande en réactivité. NVIDIA chiffre son interconnexion NVLink de sixième génération à 3 téraoctets par seconde et par puce, avec une latence trois fois moindre qu'un réseau Ethernet classique.

Les clients visés : assistants de codage, chatbots en temps réel, agents vocaux. Des usages où chaque dixième de seconde d'attente se paie comptant.

Ce que ça change pour toi

À court terme, rien ne bouge sur ton écran : Raptor n'est pas encore fabriqué, et sa disponibilité dans les racks NVIDIA est annoncée pour fin 2027. Mais si les puces spécialisées tiennent leurs promesses, les services d'IA que tu utilises peuvent devenir plus réactifs et moins chers à faire tourner, parce que leurs fournisseurs auront le choix du matériel.

C'est aussi un signal de maturité : plutôt que de tout verrouiller, NVIDIA ouvre son écosystème et récupère la valeur de l'infrastructure. Pour les datacenters, cela veut dire un rack unique capable d'accueillir GPU et puces spécialisées, au lieu d'architectures séparées pour chaque fabricant.

Les limites et ce qui reste flou

Restons honnêtes : pour l'instant, il s'agit d'une annonce de partenariat, pas d'un produit. Le design de Raptor devrait être finalisé d'ici la fin de l'année, l'étape appelée tape-out, le moment où le plan de la puce part vers l'usine. La fabrication reste à venir, et aucune performance indépendante n'a encore été publiée. Les hyperscalers et laboratoires qui évalueraient déjà la puce restent, eux, anonymes.

Le calendrier, lui, est clair : première disponibilité au quatrième trimestre 2027. D'ici que ces puces arrivent dans un datacenter près de chez toi, on aura eu le temps d'en reparler plusieurs fois. La bataille de l'inférence ne fait que commencer.

Sources

NVIDIA Blog détaille l'annonce, l'architecture visée et la liste des partenaires NVLink Fusion.

Le communiqué de d-Matrix précise le calendrier : tape-out avant la fin 2026, disponibilité au quatrième trimestre 2027 et rôle d'Astera Labs.

—

Recherche, relecture et illustration assistées par IA. Le contenu reflète le travail éditorial de la rédaction.